Attēlā parādīta tipiska ar emitētāju savienotas loģikas integrētā elementa shēma. 2.15.

rīsi. 2.15.

Tranzistori VT 0, VT 1, VT 2, VT 3 darbojas strāvas slēdža ķēdē, tranzistori VT 4, VT 5 - izejas emitera sekotājos. Diagramma parāda potenciālās vērtības dažādos punktos, kad ieejai tiek piemērots sprieguma līmenis log.1; Vienu un to pašu punktu potenciālu vērtības ir liktas iekavās gadījumam, ja uz visām elementa ieejām tiek piemērots sprieguma līmenis log.0. Šo potenciālu vērtības atbilst šādiem līmeņiem:

· barošanas spriegums Ek = 5 V;

· loģikas līmenis 1 U 1 = 4,3 V;

· loģikas līmenis 1 U 0 = 3,5 V;

· spriegums starp atvērtā tranzistora U bāzi un emitētāju ir = 0,7 V.

Apskatīsim integrētā loģiskā elementa ESL darbības principu (skat. 2.15. att.).

Ļaujiet In 1 pielikt spriegumu U 1 = 4,3 V. Tranzistors VT 1 ir atvērts; šī tranzistora emitētāja strāva rada sprieguma kritumu uz rezistora R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; kolektora strāva rada spriegumu U Rк1 = 0,8 V uz rezistora Rk1; spriegums tranzistora kolektorā U b = E k - U Rk1 = 5 - 0,8 = 4,2 V.

Spriegums starp tranzistora VT 0 U bāzi un emitētāju ir VT0 = U - U a = 3,9 - 3,6 = 0,3 V; ar šo spriegumu nepietiek, lai atvērtu tranzistoru VT 0. Tādējādi jebkura tranzistora VT 1, VT 2, VT 3 atvērtais stāvoklis noved pie tranzistora VT 0 slēgtā stāvokļa. Strāva caur rezistoru R k2 ir ļoti maza (plūst tikai tranzistora VT 5 bāzes strāva) un spriegums pie kolektora VT 0.

Apskatīsim citu loģiskā elementa stāvokli. Lai visās ieejās darbojas spriegums log.0 U 0 = 3.5 V. Šajā gadījumā tranzistors VT 0 izrādās atvērts (no visiem tranzistoriem, kuru emitētāji ir apvienoti, atveras tas, kura spriegums ir lielāks. ); U a = U - U be = 3,9 - 0,7 = 3,2 V; spriegums starp tranzistoru VT 1, VT 2, VT 3 bāzi un emitētāju ir vienāds ar U be VT1...VT0 = U 0 - U a = 3,5 - 0,7 = 0,3 V un šie tranzistori ir slēgti; U b = 5 V; U in = 4,2 V.

Spriegumi no punktiem b un c tiek pārraidīti uz elementa izejām caur emitera atkārtotājiem; šajā gadījumā sprieguma līmenis samazinās par vērtību U be = 0,7 V. Pievērsīsim uzmanību svarīgajam faktam, ka spriegumi izejās ir vienādi ar U 1 (4,3 V) vai U 0 (3,5 V).

Noskaidrosim, kāda loģiskā funkcija veidojas elementa izejās.

Punktā pie un pie Out 2 tiek ģenerēts zema līmeņa spriegums, kad tranzistors VT 0 ir atvērts, t.i. gadījumā, ja x 1 = 0, x 2 = 0, x 3 = 0. Jebkurai citai ieejas mainīgo vērtību kombinācijai tranzistors VT 0 tiek aizvērts un izejā Out 2 tiek ģenerēts augsta līmeņa spriegums. No tā izriet, ka pie Out 2 veidojas mainīgo x 1 Vx 1 Vx 1 disjunkcija. Funkcija VAI-NOT tiek veidota pie Out 1.

Tāpēc loģiskie vārti veic NOR un VAI darbības.

ESL mikroshēmās punkts g ir kopīgs, un punkts d ir savienots ar strāvas avotu ar spriegumu -5 V. Šajā gadījumā visu ķēdes punktu potenciāli tiek samazināti līdz 5 V.

Aplūkojamais loģiskais elements pieder pie ātrākās darbības elementu klases (īss signāla izplatīšanās aizkaves laiks) tiek nodrošināts ar šādiem faktoriem: atvērtie tranzistori atrodas aktīvā režīmā (nevis piesātinājuma režīmā); emitenta sekotāju izmantošana izejās paātrina izejām pievienoto kondensatoru uzlādes procesu; tranzistori ir savienoti saskaņā ar kopēju bāzes komutācijas ķēdi, kas uzlabo tranzistoru frekvences īpašības un paātrina to pārslēgšanas procesu; Loģisko līmeņu atšķirība U 1 -U 0 = 0,8 V tika izvēlēta kā maza (tomēr tas rada relatīvi zemu elementa trokšņu noturību).

Loģiskie elementi, kuru pamatā ir MOS tranzistori

rīsi. 2.16

Attēlā 2.16. attēlā parādīta loģiskā elementa diagramma ar n tipa inducētu kanālu (tā sauktā n MIS tehnoloģija). Galvenie tranzistori VT 1 un VT 2 ir savienoti virknē, tranzistors VT 3 darbojas kā slodze. Gadījumā, ja uz abām elementa ieejām tiek pielikts augsts spriegums U 1 (x 1 = 1, x 2 = 1), abi tranzistori VT 1 un VT 2 ir atvērti un izejā ir iestatīts zemspriegums U 0. Visos citos gadījumos vismaz viens no tranzistoriem VT 1 vai VT 2 ir aizvērts un izejā ir iestatīts spriegums U 1. Tādējādi elements veic loģisko UN-NOT funkciju.

rīsi. 2.17

Attēlā 2.17. attēlā parādīta elementa VAI-NOT diagramma. Zemspriegums U 0 tiek iestatīts tā izejā, ja vismaz vienai no ieejām ir augsts spriegums U 1, atverot vienu no galvenajiem tranzistoriem VT 1 un VT 2.

rīsi. 2.18

Attēlā parādīts. 2.18 diagramma ir KMDP tehnoloģijas elementa NOR-NOT diagramma. Tajā galvenie ir tranzistori VT 1 un VT 2, tranzistori VT 3 un VT 4 ir slodzes. Ļaujiet augstajam spriegumam U 1. Šajā gadījumā tranzistors VT 2 ir atvērts, tranzistors VT 4 ir aizvērts un, neatkarīgi no sprieguma līmeņa pie otras ieejas un atlikušo tranzistoru stāvokļa, izejā ir iestatīts zemspriegums U 0. Elements realizē loģisko OR-NOT operāciju.

CMPD ķēdei raksturīgs ļoti zems strāvas patēriņš (un līdz ar to jauda) no barošanas avotiem.

Integrālās injekcijas loģikas loģiskie elementi

rīsi. 2.19

Attēlā 2.19. attēlā parādīta integrālās injekcijas loģikas loģiskā elementa topoloģija (I 2 L). Šādas struktūras izveidošanai nepieciešamas divas difūzijas fāzes silīcijā ar n-veida vadītspēju: pirmās fāzes laikā veidojas apgabali p 1 un p 2, bet otrās fāzes laikā apgabali n 2.

Elementam ir struktūra p 1 -n 1 -p 2 -n 1 . Ir ērti uzskatīt šādu četrslāņu struktūru, iedomājoties to kā divu parasto trīsslāņu tranzistoru struktūru savienojumu:

lpp 1 - n 1 - lpp 2 n 1 - lpp 2 - n 1

Šim attēlojumam atbilstošā diagramma ir parādīta 2.20. att., a. Apskatīsim elementa darbību saskaņā ar šo shēmu.

rīsi. 2.20

Tranzistors VT 2 ar n 1 tipa struktūru -p 2 -n 1 pilda invertora funkcijas ar vairākām izejām (katrs kolektors veido atsevišķu elementa izeju pēc atvērtas kolektora ķēdes).

Tranzistors VT 2, saukts inžektors, ir tāda struktūra kā p 1 -n 1 -p 2 . Tā kā šo tranzistoru laukums n 1 ir kopīgs, tranzistora VT 2 emitētājs ir jāpievieno tranzistora VT 1 pamatnei; kopējās zonas p 2 klātbūtne noved pie nepieciešamības savienot tranzistora VT 2 bāzi ar tranzistora VT 1 kolektoru. Tādējādi tiek izveidots savienojums starp tranzistoriem VT 1 un VT 2, kas parādīts 2.20.a attēlā.

Tā kā tranzistora VT 1 emitētājam ir pozitīvs potenciāls un bāzei ir nulles potenciāls, emitera pāreja ir nobīdīta uz priekšu un tranzistors ir atvērts.

Šī tranzistora kolektora strāvu var aizvērt vai nu caur tranzistoru VT 3 (iepriekšējā elementa invertoru), vai caur tranzistora VT 2 emitera savienojumu.

Ja iepriekšējais loģiskais elements ir atvērtā stāvoklī (atvērts tranzistors VT 3), tad šī elementa ieejā ir zems sprieguma līmenis, kas, darbojoties uz VT 2 bāzes, šo tranzistoru notur slēgtā stāvoklī. Inžektora strāva VT 1 tiek aizvērta caur tranzistoru VT 3. Kad iepriekšējais loģiskais elements ir aizvērts (tranzistors VT 3 ir aizvērts), inžektora VT 1 kolektora strāva ieplūst tranzistora VT 2 pamatnē, un šis tranzistors ir. iestatīts atvērtā stāvoklī.

Tādējādi, kad VT 3 ir aizvērts, tranzistors VT 2 ir atvērts un, gluži pretēji, kad VT 3 ir atvērts, tranzistors VT 2 ir aizvērts. Elementa atvērtais stāvoklis atbilst log.0 stāvoklim, bet slēgtais stāvoklis atbilst log.1 stāvoklim.

Inžektors ir līdzstrāvas avots (kas var būt kopīgs elementu grupai). Bieži vien viņi izmanto parasto elementa grafisko apzīmējumu, kas parādīts attēlā. 2.21., dz.

Attēlā 2.21.a attēlā parādīta shēma, kas realizē operāciju VAI-NOT. Elementu kolektoru pieslēgšana atbilst darbībai t.s uzstādīšana I. Patiešām, pietiek ar to, ka vismaz viens no elementiem ir atvērtā stāvoklī (log.0 stāvoklī), tad nākamā elementa inžektora strāva tiks aizvērta caur atvērto invertoru un tiks noteikts zems log.0 līmenis plkst. elementu kombinētā izvade. Līdz ar to šajā izvadā tiek veidota vērtība, kas atbilst loģiskajai izteiksmei x 1 · x 2. Pielietojot tam de Morgana transformāciju, tiek iegūta izteiksme x 1 · x 2 = . Tāpēc šis elementu savienojums patiešām realizē operāciju VAI-NOT.

rīsi. 2.21

Loģiskiem elementiem UN 2 L ir šādas priekšrocības:

· nodrošināt augstu integrācijas pakāpi; I 2 L ķēžu ražošanā tiek izmantoti tie paši tehnoloģiskie procesi kā integrālo shēmu ražošanā uz bipolāriem tranzistoriem, taču tehnoloģisko operāciju un nepieciešamo fotomasku skaits ir mazāks;

· tiek izmantots samazināts spriegums (apmēram 1 V);

· nodrošināt iespēju apmainīties ar jaudu plašā veiktspējas diapazonā (elektroenerģijas patēriņu var mainīt par vairākām kārtām, kas attiecīgi novedīs pie veiktspējas izmaiņām);

· labi saskan ar TTL elementiem.

Attēlā 2.21.b attēlā parādīta diagramma par pāreju no I 2 L elementiem uz TTL elementu.

Loģiskie elementi darbojas kā neatkarīgi elementi zemas integrācijas pakāpes mikroshēmu veidā un tiek iekļauti komponentu veidā augstākas integrācijas pakāpes mikroshēmās. Ir desmitiem šādu elementu.

Bet vispirms mēs runāsim tikai par četriem no tiem - tie ir elementi UN, VAI, NĒ, UN-NĒ. Galvenie elementi ir pirmie trīs, un elements AND-NOT jau ir elementu UN un NOT kombinācija. Šos elementus var saukt par digitālo tehnoloģiju “būves blokiem”. Pirmkārt, mums vajadzētu apsvērt, kāda ir viņu rīcības loģika?

Atcerēsimies raksta pirmo daļu par digitālajām mikroshēmām. Tur bija teikts, ka spriegums pie mikroshēmu ieejas (izejas) 0...0.4V robežās ir loģisks nulles līmenis, jeb zema līmeņa spriegums. Ja spriegums ir 2,4...5,0 V robežās, tad tas ir loģisks viena līmeņa vai augsta līmeņa spriegums.

K155 sērijas mikroshēmu un citu mikroshēmu ar barošanas spriegumu 5V darbības stāvokli raksturo tieši šie līmeņi. Ja spriegums pie mikroshēmas izejas ir 0,4...2,4V robežās (piemēram, 1,5 vai 2,0V), tad jau var domāt par šīs mikroshēmas nomaiņu.

Praktisks padoms: lai pārliecinātos, ka tieši šīs mikroshēmas izvadā ir kļūdas, jums vajadzētu atvienot no tās blakus esošās mikroshēmas ieeju (vai vairākas ieejas, kas savienotas ar šīs mikroshēmas izeju). Šīs ieejas var vienkārši “palielināt” (pārslogot) mikroshēmas izvadi.

Parastie grafiskie simboli

Grafiskais simbols ir taisnstūris, kurā ir ievades un izvades līnijas. Elementu ievades līnijas atrodas kreisajā pusē, bet izvades līnijas - labajā pusē. Tas pats attiecas uz veselām loksnēm ar shēmām: kreisajā pusē ir visi ieejas signāli, labajā pusē ir izejas. Tā ir kā rindiņa grāmatā no kreisās puses uz labo, tāpēc to būs vieglāk atcerēties. Taisnstūra iekšpusē ir simbols, kas norāda elementa veikto funkciju.

Mēs sāksim loģisko elementu izskatīšanu ar elementu UN.

1. attēls. UN vārti

Tās grafiskais simbols ir parādīts 1.a attēlā. Funkcijas UN simbols ir angļu simbols “&”, kas angļu valodā aizstāj saikni “un”, galu galā, visa šī “pseidozinātne” tika izgudrota nolādētajā buržuāzijā.

Elementa ievades ir apzīmētas ar X ar indeksiem 1 un 2, un izvade kā izvades funkcija ir apzīmēta ar burtu Y. Vienkāršs, piemēram, skolas matemātikā, Y = K*X vai vispār , Y = f(x) . Elementam var būt vairāk nekā divas ievades, ko ierobežo tikai risināmās problēmas sarežģītība, bet var būt tikai viena izvade.

Elementa darbības loģika ir šāda: augsta līmeņa spriegums izejā Y būs tikai tad, kad AND ieejā X1 UN ieejā X2 ir augsts spriegums. Ja elementam ir 4 vai 8 ieejas, tad norādītajam nosacījumam (augsta līmeņa klātbūtnei) ir jābūt izpildītam visās ieejās: AND ieejā 1, UN ieejā 2, UN ieejā 3... UN ieejā N. Tikai šajā gadījumā arī izlaide būs augsta.

Lai būtu vieglāk izprast elementa UN darbības loģiku, 1.b attēlā ir parādīts tā analogs kontaktu diagrammas veidā. Šeit elementa Y izvadi attēlo lampa HL1. Ja lampiņa iedegas, tas atbilst augstam līmenim elementa AND izejā. Šādus elementus bieži sauc par 2-I, 3-I, 4-I, 8-I. Pirmais cipars norāda ieeju skaitu.

Kā ieejas signāli X1 un X2 tiek izmantotas parastās “zvana” pogas bez fiksācijas. Pogu atvērtais stāvoklis ir zema līmeņa stāvoklis, un aizvērtais stāvoklis, protams, ir augsts. Diagrammā kā strāvas avots parādīts galvaniskais akumulators. Kamēr pogas ir atvērtas, lampiņa, protams, nedeg. Lampa iedegsies tikai tad, kad tiek nospiestas abas pogas vienlaikus, t.i. I-SB1, I-SB2. Šis ir loģiskais savienojums starp elementa UN ieejas un izejas signāliem.

Elementa UN darbības vizuālu attēlojumu var iegūt, aplūkojot laika diagrammu, kas parādīta 1.c attēlā. Pirmkārt, X1 ieejā parādās augsta līmeņa signāls, bet Y izejā nekas nenotika, joprojām ir zema līmeņa signāls. Ieejā X2 signāls parādās ar zināmu aizkavi attiecībā pret pirmo ieeju, un augsta līmeņa signāls parādās izejā Y.

Kad ieeja X1 ir zema, arī izeja samazinās. Citiem vārdiem sakot, izvade tiek turēta augstā līmenī, kamēr abas ieejas ir augstas. To pašu var teikt par vairāk daudzieeju UN elementiem: ja tas ir 8-I, tad, lai izejā iegūtu augstu līmeni, augsts līmenis ir jāuztur pie visām astoņām ieejām uzreiz.

Visbiežāk uzziņu literatūrā loģisko elementu izejas stāvoklis atkarībā no ieejas signāliem ir norādīts patiesības tabulu veidā. Aplūkojamajam elementam 2-I patiesības tabula ir parādīta 1.d attēlā.

Tabula ir nedaudz līdzīga reizināšanas tabulai, tikai mazāka. Ja to rūpīgi izpētīsit, pamanīsit, ka izejas līmenis būs augsts tikai tad, ja abās ieejās būs augsts spriegums vai, kas ir viens un tas pats, loģisks. Starp citu, patiesības tabulas salīdzinājums ar reizināšanas tabulu nebūt nav nejaušs: elektronikas inženieri visas patiesības tabulas zina, kā saka, no galvas.

Arī funkciju UN var aprakstīt, izmantojot . Divu ievades elementam formula izskatīsies šādi: Y = X1*X2 vai cita veida rakstīšana Y = X1^X2.

Tālāk apskatīsim VAI vārtus.

2. attēls. VAI vārti

Tā grafiskais apzīmējums ir līdzīgs tikko apspriestajam elementam UN, izņemot to, ka & zīmes vietā, kas norāda funkciju UN, taisnstūra iekšpusē ir ierakstīts skaitlis 1, kā parādīts 2.a attēlā. Šajā gadījumā tas apzīmē funkciju VAI. Kreisajā pusē ir ieejas X1 un X2, no kurām, tāpat kā funkcijas UN gadījumā, var būt vairāk, un labajā pusē ir izeja, kas apzīmēta ar burtu Y.

Būla algebras formulas veidā funkcija VAI tiek uzrakstīta kā Y = X1 + X2.

Saskaņā ar šo formulu Y būs patiess, ja VAI ieejā X1, VAI ieejā X2, VAI abās ieejās vienlaikus ir augsts līmenis.

2.b attēlā parādītā kontaktu diagramma palīdzēs jums saprast tikko teikto: nospiežot vienu no pogām (augsts līmenis) vai abas pogas vienlaikus, spuldze iedegsies (augsts līmenis). Šajā gadījumā pogas ir ievades signāli X1 un X2, bet spuldze ir izejas signāls Y. Lai to būtu vieglāk atcerēties, 2.c un 2.d attēlā parādīta attiecīgi laika diagramma un patiesības tabula: vienkārši analizējiet parādītā kontaktu ķēde ar diagrammu un tabulu, tāpat kā visi jautājumi pazudīs.

NAV vārti, invertors

Kā teica kāds skolotājs, digitālajās tehnoloģijās nav nekā sarežģītāka par invertoru. Varbūt tā patiešām ir taisnība.

Loģiskajā algebrā operāciju NOT sauc par inversiju, kas tulkojumā no angļu valodas nozīmē noliegums, tas ir, izejas signāla līmenis tieši pretējs atbilst ieejas signālam, kas formulas veidā izskatās šādi Y = /X

(Slīpsvītra pirms X apzīmē faktisko inversiju. Parasti slīpsvītras vietā tiek izmantota pasvītra, lai gan šāds apzīmējums ir diezgan pieņemams.)

Elementa simboliskais grafiskais apzīmējums NAV kvadrāts vai taisnstūris, kura iekšpusē ir ierakstīts skaitlis 1.

3. attēls. Invertors

Šajā gadījumā tas nozīmē, ka šis elements ir invertors. Tam ir tikai viena ieeja X un izeja Y. Izvades līnija sākas ar nelielu apli, kas faktiski norāda, ka šis elements ir invertors.

Kā tikko teica, invertors ir vissarežģītākā shēma digitālajā tehnoloģijā. Un to apliecina tā kontaktu shēma: ja agrāk pietika tikai ar pogām, tad tagad tām ir pievienots relejs. Kamēr poga SB1 nav nospiesta (loģiskā nulle pie ieejas), relejs K1 tiek atslēgts, un tā parasti aizvērtie kontakti ieslēdz spuldzi HL1, kas atbilst loģiskajai spuldzei izejā.

Nospiežot pogu (ievadā pieliek loģisko), ieslēgsies relejs, atvērsies kontakti K1.1, nodzisīs gaisma, kas atbilst loģiskai nullei pie izejas. To apstiprina laika diagramma 3.c attēlā un patiesības tabula 3.d attēlā.

UN-NOT loģiskais elements ir nekas cits kā UN loģiskā elementa kombinācija ar elementu NOT.

4. attēls. NAND vārti

Tāpēc uz tā parastā grafiskā apzīmējuma ir zīme & (loģiskais UN), un izvades līnija sākas ar apli, kas norāda uz invertora klātbūtni elementā.

Loģiskā elementa kontakta analogs ir parādīts 4.b attēlā, un, ja paskatās uzmanīgi, tas ir ļoti līdzīgs invertora analogam, kas parādīts 3.b attēlā: spuldze tiek ieslēgta arī caur parasti aizvērtiem releja K1 kontaktiem. . Patiesībā tas ir invertors. Releju vada ar pogām SB1 un SB2, kas atbilst NAND vārtu ieejām X1 un X2. Diagrammā redzams, ka relejs tiks ieslēgts tikai tad, kad ir nospiestas abas pogas: šajā gadījumā pogas veic & funkciju (loģisks UN). Šajā gadījumā izejas lampiņa nodzisīs, kas atbilst loģiskam nulles stāvoklim.

Ja nav nospiestas abas pogas vai vismaz viena no tām, tad relejs tiek izslēgts un ķēdes izejā iedegas gaisma, kas atbilst loģiskajam vienam līmenim.

No visa teiktā var izdarīt šādus secinājumus:

Pirmkārt, ja vismaz vienai ievadei ir loģiskā nulle, tad izvade būs loģiska. Tas pats stāvoklis izejā būs gadījumā, ja abās ieejās vienlaikus atrodas nulles. Šī ir ļoti vērtīga NAND elementu īpašība: ja savieno abas ieejas, NAND elements kļūst par invertoru – tas vienkārši pilda funkciju NOT. Šis īpašums ļauj izvairīties no īpašas mikroshēmas uzstādīšanas, kas satur sešus invertorus vienlaikus, ja nepieciešams tikai viens vai divi.

Otrkārt, nulli izejā var iegūt tikai tad, ja visās ieejās “savāc” vienus. Šajā gadījumā būtu lietderīgi attiecīgo loģisko elementu nosaukt par 2UN-NOT. Divi norāda, ka šim elementam ir divas ieejas. Gandrīz visās mikroshēmu sērijās ir arī 3, 4 un astoņu ieejas elementi. Turklāt katram no tiem ir tikai viena izeja. Tomēr daudzu digitālo mikroshēmu sēriju pamatelements tiek uzskatīts par elementu 2I-NOT.

Izmantojot dažādas ieeju savienošanas iespējas, jūs varat iegūt vēl vienu brīnišķīgu īpašumu. Piemēram, savienojot trīs astoņu ieeju elementa 8I-NOT ieejas, mēs iegūstam elementu 6I-NOT. Un, ja jūs savienojat visas 8 ieejas kopā, jūs saņemsiet tikai invertoru, kā tika minēts iepriekš.

Tas noslēdz mūsu ievadu loģiskajos elementos. Nākamajā raksta daļā tiks aplūkoti vienkārši eksperimenti ar mikroshēmām, mikroshēmu iekšējā struktūra un vienkāršas ierīces, piemēram, impulsu ģeneratori.

Boriss Aladiškins

Pilnīgi visas digitālās mikroshēmas sastāv no vieniem un tiem pašiem loģiskajiem elementiem - jebkura digitālā mezgla “būves blokiem”. Par to mēs tagad runāsim.

Loģiskais elements- Šī ir ķēde, kurai ir vairākas ieejas un viena izeja. Katrs signālu stāvoklis ieejās atbilst noteiktam signālam izejā.

Tātad, kādi ir elementi?

Elements “UN”

Citādi to sauc par “konjunktoru”.

Lai saprastu, kā tas darbojas, jums ir jāizveido tabula, kurā uzskaitīti izejas stāvokļi jebkurai ievades signālu kombinācijai. Šo tabulu sauc par " patiesības tabula" Patiesības tabulas plaši izmanto digitālajā tehnoloģijā, lai aprakstītu loģisko shēmu darbību.

Šādi izskatās elements “UN” un tā patiesības tabula:

Tā kā jums būs jāsazinās gan ar krievu, gan buržuāzisko tehniku. dokumentāciju, nodrošināšu elementu simboliskos grafiskos simbolus (GID) gan atbilstoši mūsu, gan ne mūsu standartiem.

Mēs skatāmies uz patiesības tabulu un noskaidrojam principu savās smadzenēs. To nav grūti saprast: vienība elementa “UN” izejā parādās tikai tad, ja vienības tiek piegādātas abām ieejām. Tas izskaidro elementa nosaukumu: vienībām ir jābūt gan vienā, gan otrā ievadē.

Ja mēs to aplūkojam nedaudz savādāk, mēs varam teikt: elementa “UN” izvade būs nulle, ja vismaz vienai tā ievadei tiks piemērota nulle. Atcerēsimies. Uz priekšu.

VAI elements

Citā veidā viņu sauc par "disjunktoru".

Mēs apbrīnojam:

Atkal nosaukums runā pats par sevi.

Vienība tiek parādīta izejā, kad vienība tiek lietota vienai VAI otrai VAI abām ieejām vienlaikus. Šo elementu var saukt arī par “UN” elementu negatīvajai loģikai: nulle tā izejā notiek tikai tad, ja nulles tiek piegādātas gan vienai, gan otrajai ievadei.

PIEZĪME elements

Biežāk to sauc par "invertoru".

Vai man kaut kas jāsaka par viņa darbu?

NAND elements

NAND vārti darbojas tieši tāpat kā UN vārti, tikai izejas signāls ir pilnīgi pretējs. Ja elementa “UN” izvadei ir jābūt “0”, elementam “AND-NOT” jābūt vienai. Un otrādi. To ir viegli saprast no elementa līdzvērtīgās ķēdes:

Elements "NOR" (NOR)

Tas pats stāsts - “OR” elements ar invertoru pie izejas.

Nākamais biedrs ir nedaudz viltīgāks:
Ekskluzīvs VAI elements (XOR)

Viņš ir šāds:

Darbību, ko tā veic, bieži sauc par "papildījumu modulo 2". Faktiski digitālie papildinātāji ir veidoti uz šiem elementiem.

Apskatīsim patiesības tabulu. Kad ir izvades vienība? Pareizi: ja ieejām ir dažādi signāli. Uz vienas - 1, uz otras - 0. Tik viltīgs viņš ir.

Līdzvērtīgā shēma ir aptuveni šāda:

Nav nepieciešams to iegaumēt.

Patiesībā šie ir galvenie loģiskie elementi. Pilnīgi jebkura digitālā mikroshēma ir veidota uz to pamata. Pat jūsu iecienītākais Pentium 4.

Visbeidzot, vairākas mikroshēmas, kas satur digitālos elementus. Blakus elementu spailēm ir norādīti mikroshēmas atbilstošo kāju numuri. Visām šeit uzskaitītajām mikroshēmām ir 14 kājas. Strāva tiek piegādāta kājām 7 (-) un 14 (+). Barošanas spriegums – skatiet tabulu iepriekšējā punktā.

Loģiskie elementi veido digitālās (diskrētās) informācijas apstrādes ierīču un digitālās automatizācijas ierīču pamatu.

Loģiskie elementi veic visvienkāršākās loģiskās darbības ar digitālo informāciju. Loģiska darbība pārvērš ievades informāciju izvades informācijā saskaņā ar noteiktiem noteikumiem. Loģiskie elementi visbiežāk tiek veidoti, pamatojoties uz elektroniskām ierīcēm, kas darbojas atslēgas režīmā. Tāpēc digitālā informācija parasti tiek attēlota binārā formā, kurā signāliem ir tikai divas vērtības: “0” (loģiskā nulle) un “1” (loģiskā viena), kas atbilst diviem atslēgas stāvokļiem. Loģiskā nulle atbilst zemam sprieguma līmenim elementa ieejā vai izejā (piemēram, U 0 =0...0,4V), bet loģiskā - augsta sprieguma līmenim (piemēram, U 1 =3 ...5V).

Galvenie loģiskie elementi ir OR, AND, NOT, OR-NOT, AND-NOT elementi. Pamatojoties uz šiem pamatelementiem, tiek veidoti sarežģītāki: flip-flops, skaitītāji, reģistri, summāri.

VAI loģiskajam elementam (4.1. att., a) ir viena izeja un vairākas ieejas (visbiežāk 2 - 4 ieejas) un tas realizē loģiskās saskaitīšanas vai disjunkcijas funkciju. Divu neatkarīgu mainīgo gadījumā to apzīmē ar Y = X 1 ÚX 2 vai Y = X 1 + X 2 (lasīt X 1 vai X 2) un nosaka patiesības tabula (4.1. tabula). Operāciju VAI var veikt ar trim vai vairākiem neatkarīgiem argumentiem. Funkcija Y = 1, ja vismaz viens no neatkarīgiem mainīgajiem Xi ir vienāds ar vienu.

Loģiskais elements UN (4.1. att., b) realizē loģiskās reizināšanas jeb savienojuma funkciju. To apzīmē ar Y = X 1 ÙX 2 vai Y = X 1 X 2 (lasīt X 1 un X 2), un to nosaka patiesības tabula (4.2. tabula). Loģiskās reizināšanas darbību var paplašināt līdz trim vai vairākiem neatkarīgiem argumentiem. Funkcija Y ir vienāda ar vienu tikai tad, ja visi neatkarīgie mainīgie Xi ir vienādi ar vienu.

Loģiskie vārti NEīsteno loģiskās noliegšanas vai inversijas darbību. Funkcijas X loģisko noliegumu apzīmē ar `X (tiek teikts “nevis X”) un nosaka patiesības tabula (4.3. tabula).

VAI-NOT loģiskais elements realizē loģisko funkciju Y = un to nosaka patiesības tabula (4.4. tabula).

Loģiskais elements UN-NOT realizē loģisko funkciju Y = un to nosaka patiesības tabula (4.5. tabula).

4.1. attēls — loģisko elementu VAI (a), UN (b), NOT (c), VAI-NOT (d), UN-NOT (e) simboliski grafiskie attēli

4.1. tabula — patiesības tabula. 4.2. tabula — elementa UN elementa VAI patiesības tabula

Tabula 4.3 – Patiesības tabula Tabula 4.4 – Patiesības tabula

elements NOT elements VAI - NAV

Tiek izmantoti arī elementi, kas realizē loģiskās darbības BAN un ekskluzīvas VAI.

Loģiskajam elementam BAN parasti ir divas ievades (4.2. att., a): pieļaujot X 1 un aizliedzot X 2. Izejas signāls atkārto signālu iespējošanas ieejā X 1, ja X 2 =0. Ja X 2 =1, izejā parādās 0 signāls neatkarīgi no X 1 vērtības. Tas nozīmē, ka šis elements realizē loģisko funkciju Y = X 1. Loģiskais elements “ekskluzīvs VAI” (neekvivalence) (4.2. att., b) realizē loģisku funkciju, un to nosaka patiesības tabula (4.6. tabula).

4.2. attēls — loģisko elementu simboliski grafiskie attēli BAN (a), ekskluzīvi VAI (b)

4.6. tabula — “ekskluzīvā VAI” elementa patiesības tabula

Digitālās integrālās shēmas nodrošina ļoti zemas jaudas izejas signālus. Piemēram, sērijas K155, K555, KR1533 mikroshēmas nodrošina izejas strāvu 0,4 mA loģiskajā vienā stāvoklī. Tāpēc loģiskā bloka izejās parasti tiek izmantotas atvērtā kolektora mikroshēmas. Šādās mikroshēmās kolektora ķēdē iekļautais rezistors tiek pārvietots ārpus mikroshēmas (4.3. att., A).

Attēls 4.3 – Slodzes pievienošana atvērta kolektora mikroshēmas izejai

Ja DD1 mikroshēmas izeja ir loģiskā stāvoklī (U OUT = 1), tas ir, tās izejas tranzistors ir nogrieztā stāvoklī, tad I K » 0. Kad “Log.0” atrodas pie DD1 izejas. (U OUT = 0), tas ir, kad tā izejas tranzistors ir piesātinājuma stāvoklī I K » U P / R K. Atvērtā kolektora mikroshēmu maksimālā pieļaujamā izejas strāva var būt ievērojami lielāka nekā parastajām mikroshēmām.

Piemēram, mikroshēmām ar atvērtu kolektoru K155LL2, K155LI5, K155LA18 maksimālā izejas ienākošā strāva var sasniegt 300 mA, un maksimālais izejas spriegums stāvoklī “Log.1” var būt 30 V, kas ļauj pārslēgt slodzi līdz 9 W.

Ja slodze, piemēram, releja vai pneimatiskā sadalītāja spole, ir paredzēta spriegumam un strāvai, kas nepārsniedz konkrētai mikroshēmai pieļaujamo, tad to var pieslēgt tieši pie mikroshēmas izejas (4.3. att., b). Šajā gadījumā relejs K1 tiek aktivizēts, ja DD2 izejā ir “Log.0”, un tas izslēdzas, kad DD2 izejā ir “Log.1”. Diode VD1, kas savienota pretējā virzienā, aizsargā mikroshēmu no pārsprieguma, kas rodas, kad releja spole tiek izslēgta tajā uzkrātās elektromagnētiskās enerģijas dēļ.

Lai kontrolētu slodzi ar augstu darba spriegumu un strāvu, varat izmantot ķēdi, kurā strāvas ķēdi pārslēdz papildu tranzistors VT1, kas savienots ar mikroshēmas izeju ar atvērtu kolektoru DD1 un darbojas atslēgas režīmā (Zīm. 4.4).

Attēls 4.4 – Slodzes pievienošana, izmantojot tranzistora slēdzi

Pie “Log.0” pie DD1 izejas tranzistors VT1 ir aizvērts un relejs K1 ir izslēgts. Pie “Log.1” pie DD1 izejas tranzistors atveras (pāriet piesātinājuma stāvoklī). Strāvu caur tranzistoru piesātinājuma režīmā nosaka barošanas spriegums U 1 un releja spoles pretestība R K1, jo sprieguma kritums tranzistorā piesātinājuma režīmā U KN » 0:

Barošanas spriegums U 1 jāizvēlas vienāds ar slodzes darba spriegumu (šajā gadījumā relejs K1), un tranzistors VT1 jāizvēlas ar pieļaujamo kolektora spriegumu, kas lielāks par U 1 un pieļaujamo kolektora strāvu, kas ir lielāks par I K1. .

Tranzistora piesātinājuma režīms tiek sasniegts, kad

Lai nodrošinātu uzticamu tranzistora piesātinājumu, ir nepieciešams, lai nosacījums būtu izpildīts pie minimālās statiskās strāvas pastiprinājuma vērtības h 21E = h 21E min noteikta veida tranzistoram.

Šajā gadījumā nosacījums ir jāizpilda

U P /R 1 ³I BN g = gI KN / h 21Emin

kur g ir piesātinājuma pakāpe (g = 1,2…2).

Diode VD1 aizsargā tranzistoru no pārslēgšanās pārspriegumiem. Diode VD2 nodrošina nobīdes spriegumu, kas nepieciešams, lai izslēgtu tranzistoru pie “Log.0” pie DD1 izejas. Nobīdes spriegums tiek pievadīts pamatnei caur rezistoru R2.

Ja slodzei ir ievērojama induktivitāte, tad to šuntē pretējā virzienā pieslēgta diode (sk. 4.3. att., b, 4.4. att.).

Atvērtā kolektora loģiskās mikroshēmas tiek izmantotas arī tehnoloģisko (piemēram, metināšanas) iekārtu vadīšanai. Mūsdienu metināšanas iekārtu vadības bloki (piemēram, BUSP sērijas pusautomātisko metināšanas iekārtu vadības bloki, RKS sērijas pretestības metināšanas cikla vadības bloki) nodrošina pārslēgšanas vadību tieši, izmantojot atvērta kolektora mikroshēmu, kas savienota ar noteiktu ieeju vadības bloku (4.5. att.).

4.5. attēls. Procesa iekārtu vadības ķēde, izmantojot atvērtā kolektora loģisko mikroshēmu